Mühendislikte Kadın

-
     Başlığı çok önce açmam ile işten ayrılışımın mühendislikte kadın olmanın zorlukları ile çakışması pek bir manidar oldu. Henüz fakülteden mezun olmadan iş hayatının karanlık yüzünü görmek beni oldukça aydınlattı.
     Asıl sebep de kadınların mühendislik alanında zorlandığından değil, erkek patronların kadın mühendislere yaşattığı zorluklar üzerine ... Patronların içlerindeki kalitesiz ve çapsız insanlığı iş saatleri içinde dışa vurumlarından kaynaklanan zorluklar ve zorbalıklar... Karşı tarafı yıldıran, işin ilk haftaları  3'er 3'er atılan adımların zamanla yerini geri giden ayaklara bırakmasına sebep olan sorunlar... 'Burası sanayi ortamı' diyen patronlar yüzünden özellikle kadın olduğumuz için kimsenin öküzlüğünü ve mobbinglerini çekmek zorunda değiliz. Eğitim sürecinde 'baskı altında çalışma yöntemi' diye bir ders verilmediğinden bu zorluklar ile başa çıkmak ve normalmiş gibi karşılamak oldukça yanlış bir tutumdur. İşine gelmeyen çeker gider gibi sözler geçebilir akıllardan ama normal olan bu değil, kadın veya erkek fark etmeksizin çalışana işinin değeri verilmeli, mutlu ve motive çalışma ortamı sağlanmalı ki her iki taraf da kazansın. Aksi halde işini verimli yapmayan, sürekli iş değiştirmek zorunda kalan çalışanlara ve asla ilerleme kaydedemeyen bir düzene sahip oluruz.

MK.

Yorumlar

  1. Peacemaker10 Mart 2019 10:11

    Güzel bir noktaya değinmişsiniz meslek hayatınızda başarılar umarım karşınıza iyi insanlar çıkar.

    YanıtlaSil
  2. womengineers20 Nisan 2019 11:21

    Teşekkürler, umarım hepimiz iyi insanlarla karşılaşırız :)

    YanıtlaSil

Yorum Gönder

Bu blogdaki popüler yayınlar

İngilizce Öğrenmek

-
İnternetteki  içeriklerin %76'sı İngilizce, herhangi bir konuda sağlam kaynak bulmak internet çöplüğünde oldukça zorken bir de mühendislik öğrencisi iseniz çekilmez bir çile olur. O dili mecbur bilmek zorundasın, konuşamasan da okuduğunu anlamak zorundasın. Dersi geçmek için Türkçe kaynak bulamadığın dönemler olmuştur ve olacaktır. Her şeyi geçtim İngilizce öğrenmek dünya ile bağlantıda kalmak demek ve öğrenmek için bodoslama dalış yöntemini kullanmanız gerekiyor: Yerli konuşmacılarla düello yapmak ve favori konularınız hakkında bilgi edinerek derinlere dalmak.. Her ne kadar sevdiğiniz konuları seçerseniz bu ikilide işiniz o kadar kolay olur elbettte ama derine dalmak bu kadar da basit olmayabilir. CAMBLY... Anadili İngilizce olan eğitmenlerle ... diye giresim geldi konuya ama temeliniz yoksa bu meşhur uygulama bile pek işinize yaramayabilir. Dil öğrenmek oldukça pratik isteyen zorlu bi süreçtir. Öğrenmeye karar verip düzenli çaba ile sonuna kadar gitmeniz gerekir. Disiplinli ve is
Devamı

SEGMENTATION OF LUNG CT IMAGES AND NODULE DETECTION WITH MATLAB

-
Resim
SEGMENTATION OF LUNG CT IMAGES AND NODULE DETECTION WITH MATLAB Segmentation of Lung CT Images and Nodule Detection with MATLAB      In this study, segmentation of lung CT images from medical images is described. Segmentation is the first and most important step in image processing. The high error in segmentation will also affect the subsequent image processing stages, especially in biomedical images. For this reason, it is very important to make the segmentation with the least mistake.      -According to the discontinuities  in the gray level values, the basic approach in the image segmentation problem is to divide a view based on the sudden changes in the gray levels which is against edge detection.      -Image segmentation according to similarities in gray level values is called region segmentation and is based on thresholding, growing, and split-and-merge operations. Based on similarities or differences in the gray level values of the pixels, an image segmentation
Devamı

HALF ADDER - FULL ADDER - MUX

-
Resim
Truth Tables and Verilog Codes for one-bit Half Adder and Full Adder HALF ADDER By using half adder, you can design simple addition with the help of logic gates.   Half Adder 0+0 = 0 0+1 = 1 1+0 = 1 1+1 = 10 These are the least possible single-bit combinations. But the result for 1+1 is 10, the sum result must be re-written as a 2-bit output. Thus, the equations can be written as 0+0 = 00 0+1 = 01 1+0 = 01 1+1 = 10 The output ‘1’of ‘10’ is carry-out. ‘SUM’ is the normal output and ‘CARRY’ is the carry-out. Half Adder Logic Circuit HALF ADDER TRUTH TABLE :   S= A’B+AB’ C=AB If we want to write Verilog modules and testbench codes including every possible outcome, for Half Adder and Full Adder: HALF ADDER CODE: module halfandfull(A,B,C,S); input A,B; output C,S; assign C = A^B; assign S = A&B; endmodule HALF ADDER TEST BENCH CODE: module halffulltb;                 reg A;             
Devamı